Sun Microsystems 最後の信者

**名無しさん＠お腹いっぱい。** · 2008/07/31(木) 20:17:31

【前スレ】
Sun Microsystems 最大の字余り
http://pc11.2ch.net/test/read.cgi/unix/1214127349/

**名無しさん＠お腹いっぱい。** · 2008/09/04(木) 03:27:39

>>436
スレタイも読めない馬鹿は消えてくれ

>.437
Opteronの8ソケットがイマイチなのは有名だろ。

**名無しさん＠お腹いっぱい。** · 2008/09/04(木) 09:58:47

Core2 の 4core 超の具体的な評価が欲しいとこだな。
なにせほんの 4年前で「実証されてない」んだから、性能出てるんなら大ブレークスルー、だろ?

**名無しさん＠お腹いっぱい。** · 2008/09/04(木) 11:46:47

>>439
突然Core2を持ち出してきて何を言いたいのだ?

**名無しさん＠お腹いっぱい。** · 2008/09/04(木) 11:55:06

Opteronはその接続トポロジーのため、
1コアだけでなく、2コアでも4コアでも、
4ソケットまでは伸びるが、8ソケットは伸びないのよ。

**名無しさん＠お腹いっぱい。** · 2008/09/04(木) 12:10:51

>>437 のどこに Opteron て書いてあるだよww 脳腐ってるだろ?w
勝手にねじ曲げといてしかも曲がらないやつ叩くとはたいした了見だな小学校出たか?

**名無しさん＠お腹いっぱい。** · 2008/09/04(木) 12:52:06

Xeonで8CPUのマシンはユニシスのES7000とかあるけどさ、論外だろ。

**名無しさん＠お腹いっぱい。** · 2008/09/04(木) 14:04:09

Quad x 2ソケットで 8コアなマシンはもう普通にあるだろ?
「リニアに性能出てます」って記事はないの?
誰が買ってんの一体...w

**名無しさん＠お腹いっぱい。** · 2008/09/04(木) 15:08:55

>>444
437のどこに8コアなんて書いてあるの?

**名無しさん＠お腹いっぱい。** · 2008/09/04(木) 15:14:59

バカは放置ね。

**名無しさん＠お腹いっぱい。** · 2008/09/04(木) 15:24:30

チップ内のコア間インターコネクトは飽和しないと思ってるバカがまだいるなww
しつこい粘着だ。

**名無しさん＠お腹いっぱい。** · 2008/09/04(木) 16:04:42

4ソケットが1ソケットの4倍の性能を持つべきではあるが、
4コアが1コアの4倍の性能を持つ必要は無いだろ。

**名無しさん＠お腹いっぱい。** · 2008/09/04(木) 18:37:33

http://journal.mycom.co.jp/articles/2008/09/02/hotchips3/001.html
TukwilaとSPARC64 VIIのチップサイズの違いはキャッシュサイズの違い。
EPIC/VLIWってシンプルなのかと思ってた。

**名無しさん＠お腹いっぱい。** · 2008/09/04(木) 18:37:56

QPI で大規模 SMP やる場合は、4ソケットくらいで直結で、
その上位にクロスバー、ってパターン?

**名無しさん＠お腹いっぱい。** · 2008/09/04(木) 18:59:12

>>449
実は PA-RISC も入ってんじゃないか?w

**名無しさん＠お腹いっぱい。** · 2008/09/05(金) 03:35:55

>>449
Venusｷﾀ━━━━━━(ﾟ∀ﾟ)━━━━━━ｯ!!!

Itaniumの話はスレチだがコメントしておくと、EPICはシンプルではない。
レジスタウィンドウ、アウトオブオーダー実行、多数の実行ユニット
そして、そこらの投機実行とは違う、コンパイラによる投機コードの生成。
コアのトランジスタ数が膨大になって当然のアーキテクチャですよ。

**名無しさん＠お腹いっぱい。** · 2008/09/05(金) 07:01:33

ttp://isdlibrary.intel-dispatch.com/isd/1999/Siggraph_Larrabee_paper.pdf
IntelのLarrabeeの詳細

各コアの、
L1I$ 32KB
L1D$ 32KB
L2$ 256KB
っていう数字にはビックリだ。

**名無しさん＠お腹いっぱい。** · 2008/09/05(金) 13:12:23

SPARC64VIIやらVenusをつんだWSが出てくるのだろうか。
あり得ないだろうが、Ultra25クラスに入ればいいおもちゃになりそうなんだが。

コンパイラも大変でCPUも複雑なら、RISCでいいんじゃなかろうか。

**名無しさん＠お腹いっぱい。** · 2008/09/05(金) 13:17:34

結論そういうことだな。長期互換性が必要な ISA としては、RISC がベスト。
VLIW で長期互換を狙った EPIC はうまくいかなかった。
パイプライン効率にさえ配慮していない旧態の CISC は論外。

**名無しさん＠お腹いっぱい。** · 2008/09/05(金) 13:35:09

>>454=>>455
自問自答ですか。

**名無しさん＠お腹いっぱい。** · 2008/09/05(金) 13:37:36

バカは放置ね。

**名無しさん＠お腹いっぱい。** · 2008/09/05(金) 14:07:44

449=454

**名無しさん＠お腹いっぱい。** · 2008/09/05(金) 14:31:31

Larrabee、2010年のGPUにしては固定回路なさすぎだろう。
Pentium×16コアでGPUになるなら、Niagaraもちょっと手入れればGPUだ。

ていうか、NiagaraがLarrabeeに喰われそうです。

**名無しさん＠お腹いっぱい。** · 2008/09/05(金) 14:43:01

>>459
おいおい。

> Larrabee、2010年のGPUにしては固定回路なさすぎだろう。
453の論文を斜め読みしたが、固定回路について結構な分量で触れてるよ。

> Pentium×16コアでGPUになるなら

なりません。

Pentiumとほぼ同じ命令セット + 専用のベクトル演算命令セット
なのであって、Pentiumと同じコアではないですよ。

> ていうか、NiagaraがLarrabeeに喰われそうです。

食われませんよ。
VenusとLarrabeeは一部で競合するかもしれないが。

**名無しさん＠お腹いっぱい。** · 2008/09/05(金) 14:47:10

LarrabeeとVenusは対極なのに、なぜ競合?

**名無しさん＠お腹いっぱい。** · 2008/09/05(金) 15:00:01

科学技術計算用途で競合するのよ。

富士通はSPARC64を使ったスパコンを各所に納入している実績があるし、
京速スパコンのスカラ部分もSPARC64だっていう話だしさ。

> Venusは8コアを集積し、メモリコントローラもCPUチップに搭載する
> ペタスケールコンピューティングサーバ向けのCPUである。
> そして、プロセサコアは、SPARC V9仕様にHPC-ACEと呼ぶ
> SIMD拡張仕様を追加した命令アーキテクチャを持ち、
> ソケットあたりの演算性能は128GFlopsになるという。

一方、Larrabeeは現在のGPUより格段に柔軟性があり、
PPCカスタム+ローカルメモリをネットワークで繋いだスパコンに実績のあるアメリカでは、
Larrabeeを使ったスパコンも作られると思われるよ。

**名無しさん＠お腹いっぱい。** · 2008/09/05(金) 15:09:04

適用分野では競合もあるかもしれないけど
チップが競合するってのは違和感ある

**名無しさん＠お腹いっぱい。** · 2008/09/05(金) 16:34:48

SunがさっさとNiagaraでスパコン作らないから
VenusとLarrabeeが競合とかわけのわからない事を言われる始末。

**名無しさん＠お腹いっぱい。** · 2008/09/05(金) 17:03:14

だってさー、Victoria Fallsの4プロセッサ構成の開発が間に合わなかったんだもん。

Sunは
ttp://signalspot.com/OpenSPARC_T2_presentation_day_1.pdf
> Customers can choose between Sun UltraSPARC T2,
> Intel Xeon / AMD Opteron quad-core processors
って書いてるけど、シャーシあたり768プロセッサってことは、
ブレードあたり4プロセッサを搭載しないといけないわけだが、
Victoria Fallsの4プロセッサ構成はまだリリースできてない。

ちなみに、テキサス大学のTACCはOpteronを選択した模様。

**名無しさん＠お腹いっぱい。** · 2008/09/05(金) 20:33:45

それどころか、6000/6048用のブレードに、T1とT2はあるが、T2+はない。
Xeonなら2Pと4P、Opteronなら2Pがあるのに。
8000用のブレードでは、XeonとOpteronのみで、T1、T2すらない。

やる気あるのかよ、Sun。

**名無しさん＠お腹いっぱい。** · 2008/09/05(金) 21:27:10

需要のないものを作れば赤字。作らないほうがむしろ賢明。ないのはやる気ではなく、x86 CPUを凌駕する性能であろう。

**名無しさん＠お腹いっぱい。** · 2008/09/05(金) 23:45:23

>>450
だろうねえ

**名無しさん＠お腹いっぱい。** · 2008/09/06(土) 03:02:26

>>466
やる気と才能のある連中はとっくに辞めてるだろ

**名無しさん＠お腹いっぱい。** · 2008/09/06(土) 10:11:46

退職のご挨拶だらけで噴いた

**名無しさん＠お腹いっぱい。** · 2008/09/06(土) 10:28:38

>>467
ソケットあたりの性能ではx86を凌駕してるぞ。
ベンチマークでも世界一のスコアを叩き出してる。

問題はx86と同じソケット数のサーバやブレードをSunが出さないことだ。
なんか高く売ろうとして出し惜しみしてるんじゃないか? つまらない考えだ。

SMP対応してなくたっていいから、1Uあるいは1ブレードに4台分を押し込め。
自慢の消費電力の低さなのだから、爆熱のXeonやOpteron4発のスペースに4個入るだろ?

**名無しさん＠お腹いっぱい。** · 2008/09/06(土) 16:35:37

低消費電力なのはあくまで「スレッドあたり」の話で、
T2+の1チップあたりの消費電力はXeon/Opteronより嵩むんでつ。

ポラックの法則で、小さなコアを集積すれば消費電力あたりの性能は増えるけど、
そこから先、設計やら製造やらでの消費電力を下げる地道な努力の部分で負けてるから、
かなり相殺されちゃってるんじゃないですかねえ……

もういっそARM集積しちゃいなYO!

**名無しさん＠お腹いっぱい。** · 2008/09/06(土) 16:44:27

熱いT2+ではなくT2を使えばいいじゃないか。
どうせLDomを使うんだから4ソケット鯖と1ソケット鯖4つ分の違いは、それほど問題じゃないだろ。

**名無しさん＠お腹いっぱい。** · 2008/09/06(土) 17:04:45

http://www.geocities.jp/andosprocinfo/wadai08/20080906.htm
> SIMDは4積和演算を行うもので，クロックは2GHzと考えられます。

SPARC64VIIIはSIMD積むかわりに周波数は落とすんだな。
やっぱり電力が厳しいのかなあ。

**名無しさん＠お腹いっぱい。** · 2008/09/06(土) 19:13:59

Rockのスカウトスレッド、OOO実行と何が違うの?

**名無しさん＠お腹いっぱい。** · 2008/09/06(土) 19:18:54

TMみたいと思ったら、書いてあった。

**名無しさん＠お腹いっぱい。** · 2008/09/06(土) 19:25:35

ttp://www.c0t0d0s0.org/uploads/RockHotChips.pdf
3ページ目に、ROCK 2.0 in Lab today ってあるから、
やっぱりテープアウトやり直しをしたんだな。

**名無しさん＠お腹いっぱい。** · 2008/09/06(土) 19:33:53

Rockは2ソケット構成まで、なのかなぁ。
64CPUとかのモンスターマシンは出てこないの?

**名無しさん＠お腹いっぱい。** · 2008/09/06(土) 20:55:55

どんだけSolarisの限界に挑戦したいんだよ

**名無しさん＠お腹いっぱい。** · 2008/09/07(日) 05:29:35

なんだかIntelは次のi7でこけそうだなｗ

**名無しさん＠お腹いっぱい。** · 2008/09/07(日) 07:10:15

寝言キター

**名無しさん＠お腹いっぱい。** · 2008/09/07(日) 20:02:59

かなり後になって発見されたので騒ぎにならなかったが、
インテルのPentiumProとPentiumIIのSMPには欠陥があった。

マイクロソフトは、使い物にならないと判断し、
2003からは強制的に1CPUで動作させるようにした。
ttp://support.microsoft.com/kb/319091/EN-US/

Windows2003の問題点であってNT4や2000ではSMP動作する!
なんてアホなことを抜かしている人がいたが、そういう問題じゃあない。

酷い話だよ。

**名無しさん＠お腹いっぱい。** · 2008/09/07(日) 22:00:21

誤爆？

**名無しさん＠お腹いっぱい。** · 2008/09/07(日) 22:28:15

Server 2003でPenIIなんて、かなりの修行だなｗ

**名無しさん＠お腹いっぱい。** · 2008/09/07(日) 22:55:31

一部でスロット1のセロリンでSMPなんて流行ってたと思うんだけど
あれってPentiumII世代だよな?結構ユーザー居るんじゃないの？

**名無しさん＠お腹いっぱい。** · 2008/09/07(日) 23:06:33

まだ使ってるヤシは居ないだろさすがに

**名無しさん＠お腹いっぱい。** · 2008/09/07(日) 23:12:27

HOT CHIPS 20 - 充実の発表内容だったSunのRockプロセサ
http://journal.mycom.co.jp/articles/2008/09/06/hotchips6/index.html

これで消費電力がせめて150Wだったらなあ

**名無しさん＠お腹いっぱい。** · 2008/09/07(日) 23:28:25

>>485
趣味のレベルで話されてもなぁ。
オモチャのレベルで良けりゃ何の問題もないエラッタだよ。

**名無しさん＠お腹いっぱい。** · 2008/09/08(月) 00:04:47

>>487
買うのか？

**名無しさん＠お腹いっぱい。** · 2008/09/08(月) 01:07:11

CPUの消費電力なんか、どうでもいいじゃん。
サーバ全体の消費電力をパフォーマンスで割ったものだけでいい。

**名無しさん＠お腹いっぱい。** · 2008/09/08(月) 05:49:41

パフォーマンス指向にしては、コア数確保のためにオンチップキャッシュやクロックを
犠牲にしているし、スループット指向にしてはout-of-orderや投機実行で電力性能比を
悪化させている。キャッシュ接続の都合で当分は2プロセッサ構成に制約されるし、
250Wは明らかに常軌を逸している。

Niagaraに比べると、軸がブレている感が。これは誰が嬉しいチップなんだ?

**名無しさん＠お腹いっぱい。** · 2008/09/08(月) 08:20:28

>>491
なんか歪だよね。
ソフトのライセンス対策で無理やり1ソケットのコア数を増やしました、って感じ。

2チップ構成になるとしても、
16コアのダイ + L3キャッシュ&メモリコントローラのダイ
ではなく
8コアでL3キャッシュ&メモリコントローラも持つダイを2つ
という構成にすれば良かったのに。

**名無しさん＠お腹いっぱい。** · 2008/09/08(月) 11:37:21

その場合は4CPU構成までサポートしないと、Rock*2相当にならないね。
デュアルまでのT2+といい、今のSunは4つ以上繋ぐのが苦手なのかね?

**名無しさん＠お腹いっぱい。** · 2008/09/08(月) 11:53:26

T2+のダイレイアウトを見ればわかるように、
他のダイとの接続には非常に多くの面積を必要とする。
トランジスタだけでなくピンに配線するためのパッドも面積を食う。
パッケージのピン数も限りがある。

だから、メモリコントローラとダイ間接続の両方を持つのは無理。
(メモリコントローラもまた、非常に多くの面積を必要とする。)

どうせメモリコントローラを別ダイにするのであれば、
クロスバーの容量を考えたら、8コア2つよりも16コア1つのほうが有利。

そういうわけで、Rockのデザインは合理的だ。
ただし、8コア×2ダイと16コア×1ダイの比較においては。

8コア×1ダイ(メモコン内臓)と16コア×1ダイ(メモコン外付け)の比較なら、
欲張らずに前者で妥協したほうがよかったかもしれない。
Niagara2にスループットで負けるかもしれんが。

**名無しさん＠お腹いっぱい。** · 2008/09/08(月) 11:56:48

>>493
Niagara系は1Uや2Uのサーバをターゲットにしているから、1～4CPU止まりでOKだが、
Rockはミッドレンジやハイエンドもターゲットにしてるんでしょ? 当然。
そうでなかったら、E25Kの後継機はないってことになっちゃうもの。

**名無しさん＠お腹いっぱい。** · 2008/09/08(月) 12:21:53

4CPUのNiagaraﾏﾀﾞｰ?

**名無しさん＠お腹いっぱい。** · 2008/09/08(月) 15:55:26

ハイエンドにも、というより、ハイエンド以外でRock使うあてはないだろう。

**名無しさん＠お腹いっぱい。** · 2008/09/08(月) 16:04:17

何台も出ないハイエンドなら、Rockのように詰め込む必要ないと思う。

**名無しさん＠お腹いっぱい。** · 2008/09/08(月) 16:22:19

ハイエンドでないなら、Rockのように詰め込む必要ないと思う。
250Wの冷却は高価すぎる。

**名無しさん＠お腹いっぱい。** · 2008/09/08(月) 18:19:22

>>499
むしろローエンドだからこそ低廉化のために集積度が求められるんじゃないかな。
Niagara初代および2は、ワンチップにすべてを入れることにこだわって作られたよね。

**uurmt** · 2008/09/08(月) 18:55:14

UURMT は始めて知ったよ。でも、面白い発想のビジネスて有るんだね。
本当に感心しちゃうね。
ホームページ：www.uurmt.jp
連絡メール：uurmt4u@yahoo.co.jp
メッセンジャー：uurmt@hotmail.co.jp
リアルマネートレード専門店（UURMTのゲームショップ）
業界最低価格、安心と趣味のUURMT
いつもお世話になっております
アラド　戦記 RMTのUURMTへようこそ！DEKARON dekaron-RMT-rmt
当サイト、アラド　戦記のゴールドを購入する事が出来ます。
ゲームをプレイ中、ゴールドが足りないと思ったら、是非ご利用下さい。
その以外、当ショップもほかのオンラインゲームを取り扱り
TW-tw 魔法師の石- RMT rmt Talesweaver 風林火山-RMT rmt
メイプルストーリーRMT rmt MapleStory-RMT 夢世界-武林外伝-RMT rmt
SouloftheUltimat SUN sun online - RMT rmt 巨商伝-RMT rmt
テイルズウィーバー-RMT rmt Talesweaver-tw RMT
真?女神転生-IMAGINE-RMT rmt 女神転生-IMAGINE-RMT rmt
カバル-RMT rmt CABAL-RMT rmt カバル-RMT rmt CABAL-RMT rmt
新?天上碑-RMT rmt 天上碑-RMT rmt
ROSE-RMT rmt エミルクロニクルオンライン-RMT rmt ECO-RMT rmt
ロハンオンライン-RMT rmt ROHAN-RMT rmt ルーセントハート-RMT-rmt
ご利用すればUURMTゲームショップをアクセスしてください
どうぞよろしくお願いします
YAHOO検索：UURMT
RMT総合サイト UURMT
www.UURMT.com
営業時間：9:00～25:00 年中無休
ご注文は24時間受付可能

**名無しさん＠お腹いっぱい。** · 2008/09/08(月) 22:36:18

これまで消費電力が150Wを超えるサーバ用CPUというのは
SPARCに限らず存在しなかったと記憶しているのだが。

**名無しさん＠お腹いっぱい。** · 2008/09/08(月) 22:38:53

普通に超えてたよ。

**名無しさん＠お腹いっぱい。** · 2008/09/08(月) 23:13:00

たとえば?

**名無しさん＠お腹いっぱい。** · 2008/09/08(月) 23:35:27

今さっきRock記事読んできたけど

Sunはいったい何考えてんだよ・・・怖ぇー

**名無しさん＠お腹いっぱい。** · 2008/09/09(火) 00:19:53

>>505

何が？　What part ?

**名無しさん＠お腹いっぱい。** · 2008/09/09(火) 01:32:15

Sun, Xilinx launch 64-bit OpenSparc development platform
http://www.eetimes.com/news/latest/showArticle.jhtml?articleID=210600141

**名無しさん＠お腹いっぱい。** · 2008/09/09(火) 01:55:00

Power5/6、Xeonいずれも150Wが最大のようだが。
Itanium2はもう少し低いようだ。
あと他に電力喰いのCPUとは?

**名無しさん＠お腹いっぱい。** · 2008/09/09(火) 09:37:24

http://journal.mycom.co.jp/articles/2008/03/02/isscc3/index.html
> この16個のコアを製造可能なチップサイズに搭載し、かつ、空冷で冷却でき
> る最大電力と言う要件から、コアサイズは15平方mm以下、コアの消費電力は
> 10Wかそれ以下という制約のもとで最高の性能を実現するコアを考えたとい
> う。

空冷で冷やせるらしい。
なんとなくこんな話を妄想した。

A: ヘイ、16コアのCPUは、1コアあたりの最大消費電力をどれくらいにすればいいんだい?
B: (1チップ150Wとして、16で割れば……)10Wくらいかな
A: OK。

...後日...

A: ヘイ、イカしたチップが出来たぜ。1コアあたり10W、チップ全体では250Wに収まったぜhehe
B: 冷やせねーよ!

**名無しさん＠お腹いっぱい。** · 2008/09/09(火) 10:14:14

電気を食うのはコアだけじゃないからなぁ。

Niagara2とVictria Fallsを比較すると、
消費電力は84Wと123W。約40Wアップ。

FB-DIMM対応のメモリコントローラを半減
10GbEを2本とも削除
PCI-Express x8を倍増
Coherence & Link Controller追加
Serial System Interface追加
この変更で40Wアップですよ。

外部との接続に電気を食うんだ。

**名無しさん＠お腹いっぱい。** · 2008/09/09(火) 14:21:35

2.5GHzのQuad Core XeonがTDP50Wなんだけど。4CPU16スレッドでも200W。発売が2009年に伸びた時点で、すでに詰んでないかな?

**名無しさん＠お腹いっぱい。** · 2008/09/09(火) 14:27:26

Quad Core Xeon なんぞが Rock の代わりになるとは全く思わんが、
たしかに延びるのはイタいな。
Niagara 以降 3点が素早く出ただけに余計。

**名無しさん＠お腹いっぱい。** · 2008/09/09(火) 14:29:12

Ando さんとこに気になる記述がひとつ。斥候スレッド使うと、1MB でも
8MB のキャッシュ積んだのと同等、とあったが、それくらいの違いだと
Intel 物量で可能だったりする...

**名無しさん＠お腹いっぱい。** · 2008/09/09(火) 16:30:19

>>302
の予想は的中。

>>305
は自分で言ったことが自分に跳ね返ってくるタイプ。

**名無しさん＠お腹いっぱい。** · 2008/09/09(火) 16:39:49

>>513
インテルは物量作戦で、L3キャッシュを積む代わりにL2キャッシュを大容量にしちゃうからなぁ。

**名無しさん＠お腹いっぱい。** · 2008/09/09(火) 16:51:26

トランジスタが余ってて熱と電力効率が問題になる今の時代、
SRAM増やしてもロジック増やしても解決する問題なら、
SRAM増やす方がどう考えてもまっとうですがな。

**名無しさん＠お腹いっぱい。** · 2008/09/09(火) 17:30:41

Rockのスカウトスレッドのために必要なトランジスタの数が、キャッシュ7MB分だというのであれば、
スカウトスレッドを使ってキャッシュ容量を7MB節約するよりも、素直にキャッシュを積んだほうが良かろう。

また、SRAMの消費電力も馬鹿にならない。

**名無しさん＠お腹いっぱい。** · 2008/09/09(火) 18:13:42

まあなんつうか、アンチなこと言えればなんでもええねんな。
少しは考えたら?www

**名無しさん＠お腹いっぱい。** · 2008/09/09(火) 18:30:59

どこにアンチな発言が?

**名無しさん＠お腹いっぱい。** · 2008/09/09(火) 22:00:42

お馬鹿Sunにとって不利な事実＝アンチな発言

**名無しさん＠お腹いっぱい。** · 2008/09/10(水) 01:17:50

ところで、Rockというコードネームの意味は何だったんだろね

**名無しさん＠お腹いっぱい。** · 2008/09/10(水) 01:31:07

各コア辺り7MBだと意外とでかいのでは

**名無しさん＠お腹いっぱい。** · 2008/09/10(水) 01:34:30

各コアあたり、だっけ?

**名無しさん＠お腹いっぱい。** · 2008/09/10(水) 02:18:31

スカウトスレッドとout of order実行の違いを教えてくれ

**名無しさん＠お腹いっぱい。** · 2008/09/10(水) 04:52:43

>>521
それはナイアガラ(Niagara)の滝を上から望む地「テーブルロック(Table Rock)」
からとった名前で、Table(「～を延期する、棚上げする」)される「Rock」を予言
したものだったんだ！！

な、なんだってー！！
　Ω ΩΩ

**名無しさん＠お腹いっぱい。** · 2008/09/10(水) 06:49:55

・石, 小石, 石ころ. ▼自然な感じの強いものについて使う　← 開発当初
・((しばしば～s))岩礁；((比喩))難関, 危険, 苦境　← 今

**名無しさん＠お腹いっぱい。** · 2008/09/10(水) 08:04:51

OoOの実装として、スカウトスレッド+TMって感じに理解した。

**名無しさん＠お腹いっぱい。** · 2008/09/10(水) 08:15:01

レジスタウィンドウがネックでOOOの実装が、そういう仰々しいことになるんじゃねーか。

**名無しさん＠お腹いっぱい。** · 2008/09/10(水) 08:25:40

もはやx86を馬鹿にできないほどの複雑なCPU

**名無しさん＠お腹いっぱい。** · 2008/09/10(水) 09:27:59

もはやx86を馬鹿にできないほどの複雑怪奇なCPU

**名無しさん＠お腹いっぱい。** · 2008/09/10(水) 10:04:22

最近は 1時間置いてから連投するらしいな。まるわかりなんだけどww
あさましいことだ。人工無能の方がマシだな。

**名無しさん＠お腹いっぱい。** · 2008/09/10(水) 10:19:21

>>531
お前のようなカマッテチャンは他所へ。

**名無しさん＠お腹いっぱい。** · 2008/09/10(水) 11:21:20

頭悪すぎて逆効果なんだからだまってたらどう? >>529,530,532
というか、なにしにここ来てるの?

**名無しさん＠お腹いっぱい。** · 2008/09/10(水) 15:19:49

現行世代のCPUがout of orderをどれくらい頑張っているかは
あんまりまとまった解説がないなあ。
Rockのスカウトスレッドよりも落ちるのか。

**名無しさん＠お腹いっぱい。** · 2008/09/10(水) 17:14:19

>>534
あんまり具体的に解説しちゃうと、特許侵害とかで訴えられるからね。
その状況下に置かれれば普通の設計者が普通に考えることですら、特許になってるご時世だから

**名無しさん＠お腹いっぱい。** · 2008/09/10(水) 18:04:29

>>535
特許に対して侵害になる要件は、
「その技術を利用して」「業として」何かをした場合ですがw

**名無しさん＠お腹いっぱい。** · 2008/09/10(水) 18:09:07

どこの誰の特許にひっかかるかわからないから、
メーカーはCPUの実装の詳細をあまり公開したがらない、というような話だろう。

本当にそうかどうかはともかく。