400の言う、

> あー、NiagaraというかSPARCは、キャッシュのコヒーレンシプロトコルと
> 連携したロックのための機構を備えてないのな。
> スピンロックするには、ビジーウェイトするっきゃないのか。
> それじゃぁダメだ。論外だ。

って何を言っているの？

IntelのペンCPUのような（コアはシラン）SMP用の同期ロックを言っているのだと
したら、むしろIntelのペンの方ができそこないと思うのだが。

大体、「キャッシュのコヒーレンシプロトコルと連携したロックのための機構」なんて
持っていたら、性能が劣化してしまって大規模構成には使えないと思うが。。