そりゃね、メモリでも1M x 8bit、1M x 9bit製品ではアルミマスタースライスにして
1M x 8bitで使わないメモリセルを殺してるのは知ってるよ。
でもNiagaraの場合プロセッサコアですぜ?
コアのレイアウトを見る限り、このチップサイズで4コア以上どの組み合わせでも可にすると
組み合わせによっては、内部から周辺I/Oへの配線長のばらつきの差が大きすぎて
寄生インピーダンスの付き方がバラバラで気持悪い設計だと思うよ。
たぶん近接して4コアOKのタマと、バラバラで4コアOKのタマでは温度差による性能の差が
あると思うよ。

ttp://pc.watch.impress.co.jp/docs/2005/0531/spf07.htm