トップページ⇒unix
1001コメント309KB

Sun Microsystems 最大の敵はItanium

■ このスレッドは過去ログ倉庫に格納されています
0001名無しさん＠お腹いっぱい。2006/02/26(日) 01:49:21
まだまだ続く、痛厨との攻防

【前スレ】
Sun Microsystems 最大の滝壷
http://pc8.2ch.net/test/read.cgi/unix/1138786320/
0108名無しさん＠お腹いっぱい。2006/03/05(日) 08:37:52
思うよ
0109名無しさん＠お腹いっぱい。2006/03/05(日) 08:55:01
そこまでタイミング詰めねーし。
詰めたくてもシミュレータねーし。
0110名無しさん＠お腹いっぱい。2006/03/05(日) 11:39:43
>>107
たぶん冗長セルも勘違いしているし、そのご高説
では8コアすべてが同時に同じ動作しないと
おかしくなるみたいだな。www
0111名無しさん＠お腹いっぱい。2006/03/05(日) 12:08:06
>>98
詳しくは知らんけど、T1000特有の部品が足りないってさ。
0112名無しさん＠お腹いっぱい。2006/03/05(日) 12:47:57
>>111
T1000特有ってSATA-HDDか？
単にT2000を売りたいだけのような気も...
0113名無しさん＠お腹いっぱい。2006/03/05(日) 14:06:05
>>110
勘違いしてるのは>>106だよ。
漏れはIntelの話に対してメモリで例を揚げた。
アルミマスタースライスは、アルミ工程で故意に回路を殺すもので
リダンダンシーセルはダイソータの選別工程でFuseを切って死んでるセルを見ない様にする事だよ。
代替セルに対して代替コアじゃないと言いたいのかね。
メモリセルと違って、あんなデカイ領域を取捨選択するなんて色々な意味でうまい設計とは思えんが。
0114名無しさん＠お腹いっぱい。2006/03/05(日) 16:53:50
今、時空がじ捻曲がったな。未来のレスに対してどうやって勘違いするんだか。
0115名無しさん＠お腹いっぱい。2006/03/05(日) 19:43:37
もしかして8コア
ひょっとして6コア
なんちゃって4コアのNiagara
0116名無しさん＠お腹いっぱい。2006/03/05(日) 19:49:21
同じダイサイズ・トランジスタ数でも、
キャッシュとロジックでは違うよね。
0117名無しさん＠お腹いっぱい。2006/03/05(日) 20:50:35
てか5〜6年前のUltraSPARC2を今時のプロセスルールに合わせてシュリンクして作ってるようなものでしょ？
そんなに歩留まり悪いとも思えないけど。
0118名無しさん＠お腹いっぱい。2006/03/05(日) 21:08:53
>>113
専門用語並べるとみんな信じると思ってるらしいが、キャッシュの領域がどのくらいの
比率占めてるか知らないんだな。デカイ領域って、キャッシュの方がずっとデカイけど?
0119名無しさん＠お腹いっぱい。2006/03/05(日) 21:39:34
niagaraのダイ写真をパッと見た感じ、コア、クロスバー、I/Oパッド、キャッシュが
それぞれ同じくらいの面積のように見える
クロスバーの面積がでかくて、これがネックになってそう
0120名無しさん＠お腹いっぱい。2006/03/05(日) 21:43:05
>>117
┐(´ー`)┌
0121名無しさん＠お腹いっぱい。2006/03/05(日) 21:51:46
>>118
殺す単位としては一番コアが大きいだろ。
4コア製品の場合、どういう組み合わせか知らんが4コア死んでるんだよ。
0122名無しさん＠お腹いっぱい。2006/03/05(日) 22:21:12
とは書いてみたけど。

>>103
> すでに8コア全部が動かないもので、4コア、6コア製品つくって出してる。

8コア完動じゃない物で6コア以下の製品作ってるとは書いてないだろ。
普通に考えるとcacheと違ってダイソータの選別工程で回路の一部だけ切って
コアをまるごと残す事はしないだろ。
フローティングノードが多く残りすぎて気持悪いよ。
たぶんアルミマスタースライスで、4コア、6コア、8コアと決め打ちで作ってるハズだよ。
どういう並びか知らんが近接するコアだけでね。
それでもあれだけ沢山の未使用回路をチップに残すのは気持悪いな。
0123名無しさん＠お腹いっぱい。2006/03/05(日) 22:46:00
ただのクソどしろーとだったとさ。まる。
0124名無しさん＠お腹いっぱい。2006/03/05(日) 22:49:34
うだうだ言ってないでT2000買ってばらして顕微鏡で見てみなよ。
0125名無しさん＠お腹いっぱい。2006/03/05(日) 22:58:24
他社解析出たー!
0126名無しさん＠お腹いっぱい。2006/03/05(日) 23:00:25
水晶玉の前で呪文となえた方がよくないか? ランプこすった方がいい?
0127名無しさん＠お腹いっぱい。2006/03/06(月) 00:27:57
106 はちっとも自説を出さないな。
正しさはともかく、男らしくなくて見ていて不快。
0128名無しさん＠お腹いっぱい。2006/03/06(月) 00:28:47
チップの外観
http://blogs.sun.com/roller/resources/jonathan/niagara_chip_small_pic.jpg
中身がMCMだったら笑えるが、違うよね。

ダイの写真
http://pcweb.mycom.co.jp/photo/news/2005/07/27/002gl.jpg
0129名無しさん＠お腹いっぱい。2006/03/06(月) 02:19:03
知ったかぶりの言いがかりをバカにしてるだけだが。自説もなにも。
0130名無しさん＠お腹いっぱい。2006/03/06(月) 02:33:03
てかNiagaraの仕様や設計データはもうすぐ無償公開されるんだよね？
分かる人が見ればみんなが疑問に思ってること分かるのかな？
0131名無しさん＠お腹いっぱい。2006/03/06(月) 15:09:26
ダイサイズや周波数は製造技術で設計を変えなくても幾らでも小さくまたは
高周波数にできそうだが...

Intel, IBM, 富士通だったら..TIはシラン。
0132名無しさん＠お腹いっぱい。2006/03/07(火) 00:04:33
このスレは内容の正確さよりも男らしさが大事なのか？www
0133名無しさん＠お腹いっぱい。2006/03/07(火) 00:07:41
>>132
このスレはもう終わりみたいですよ。
0134名無しさん＠お腹いっぱい。2006/03/07(火) 00:17:18
>>132
性差別ですよね。女らしさも大事にして欲しいです。
0135名無しさん＠お腹いっぱい。2006/03/07(火) 00:32:54
サンは男らしくないとダメじゃん
0136名無しさん＠お腹いっぱい。2006/03/07(火) 00:50:42
Itaniumはエロかわいい
0137名無しさん＠お腹いっぱい。2006/03/07(火) 02:08:33
サンって石田ゆり子の方だろ？
0138名無しさん＠お腹いっぱい。2006/03/07(火) 19:15:50
> このスレはもう終わりみたいですよ。

最大の滝壺の後スレを別にたてたの？
0139名無しさん＠お腹いっぱい。2006/03/08(水) 17:23:00
正しいSun Microsystems 最大シリーズ、速く立てて。
0140名無しさん＠お腹いっぱい。2006/03/08(水) 19:22:02
Sun Microsystems 最後のイナバウアー　ももう時代遅れになってしまったｗ
0141名無しさん＠お腹いっぱい。2006/03/08(水) 23:17:43
じゃあ、Sun Microsystems 最後のメロウスペシャル
0142名無しさん＠お腹いっぱい。2006/03/09(木) 00:51:07
メロウイエロー？
0143名無しさん＠お腹いっぱい。2006/03/09(木) 03:09:25
要望にこたえて立ててみました。

Sun Microsystems 最大の重複
http://pc8.2ch.net/test/read.cgi/unix/1141840635/
0144名無しさん＠お腹いっぱい。2006/03/09(木) 23:10:21
>>143 GJ!
0145名無しさん＠お腹いっぱい。2006/03/10(金) 00:19:23
既出じゃないよね
http://primeserver.fujitsu.com/primepower/news/article/06/0308/
0146名無しさん＠お腹いっぱい。2006/03/10(金) 00:28:49
>>145
SPARC64 V/2.16GHz/32CPU/32コア って32CPU(=32スロット)で32コアって言う意味？
要はシングルコアのSPARC64を32発ってこと？
0147名無しさん＠お腹いっぱい。2006/03/10(金) 00:35:03
そう。SPARCV64はまだ多コア出してない。
UltraSPARC IV+はSunが2コア出しているけど。E6900とかで。
0148名無しさん＠お腹いっぱい。2006/03/10(金) 00:36:56
ちなみに128CPUあり (これはガイシュウツ)
http://pr.fujitsu.com/jp/news/2006/02/2-1.html
0149名無しさん＠お腹いっぱい。2006/03/10(金) 00:44:33
今時の風潮で言うと。。。。　　電気代かかりそう！
0150名無しさん＠お腹いっぱい。2006/03/10(金) 00:46:14
すげーなｗ　東証にいれてもらおうｗ
0151名無しさん＠お腹いっぱい。2006/03/10(金) 00:53:07
そいでもってItaniumは
http://pr.fujitsu.com/jp/news/2006/01/5.html
0152名無しさん＠お腹いっぱい。2006/03/10(金) 02:20:54
このスレは重複です

↓の本スレに移動してください

Sun Microsystems IPF採用撤回は大失策
http://pc8.2ch.net/test/read.cgi/unix/1140863996/
0153名無しさん＠お腹いっぱい。2006/03/12(日) 09:10:39
MontecitoのTPC-Cが登録されました。　200,829 tpmC
http://www.tpc.org/tpcc/results/tpcc_result_detail.asp?id=106030901
4core同士だとMadison9M(161,217 tpmC)に比べて25%upでつ。
http://www.tpc.org/tpcc/results/tpcc_result_detail.asp?id=104110801

他のベンチマークはまだ無いようです。
0154名無しさん＠お腹いっぱい。2006/03/12(日) 15:52:32
dual processor --> dual core で性能が上がるのは、他の全ての CPU が
過去に通って来た道だよ。
0155名無しさん＠お腹いっぱい。2006/03/12(日) 17:00:05
>>154
Montecito 2CPU、4コア、8スレッド
Madison9M 4CPU、4コア、4スレッド
0156名無しさん＠お腹いっぱい。2006/03/12(日) 17:07:55
>>155
コア数が同じでも、CMP の方が速いという事を書いたんだが。
なんちゃってヅアルだとあまり変わらないけどね。
0157名無しさん＠お腹いっぱい。2006/03/12(日) 20:50:55
>>156
だったら、そう書けば良かったのに。

しかし、性能向上分のどれだけがCMPによるもので、どれだけがCGMTによるものなのかな。
0158名無しさん＠お腹いっぱい。2006/03/12(日) 21:04:07
>>153

AMD Opteron 4CPUの方が、236,054 tpmCで速いぞ。
AMD 4coreが出たら、圧勝っぽい。


0159名無しさん＠お腹いっぱい。2006/03/12(日) 21:06:47
価格性能比も、
Montecito $3.25 US / tpmCに対して、
AMD Opteron $2.02 US / tmpCとなってる。
0160名無しさん＠お腹いっぱい。2006/03/12(日) 22:09:37
Montecito って、1.6GHz なの?
0161名無しさん＠お腹いっぱい。2006/03/12(日) 23:51:54
>>160
TDPが若干下がってるからな
0162名無しさん＠お腹いっぱい。2006/03/13(月) 00:27:50
>>158

http://www.tpc.org/tpcc/results/tpcc_result_detail.asp?id=105120501
これかな？
Opteron 2.4DC GHｚ
4Processors/8Cores/8Threads ってなってるぞ。
0163名無しさん＠お腹いっぱい。2006/03/13(月) 00:57:32
Montecitoの2CPUとOpteronの4CPUの比較か。
CPUが少なくても、トータルのコストが高いんじゃぁ・・・。
0164名無しさん＠お腹いっぱい。2006/03/13(月) 01:21:11
そのあたりのクラスだと確かに高コストは売れない要因。
なんでもっと CPU 数の多いのでやらないんだろ。どうせ HP-UX なんだし。
0165名無しさん＠お腹いっぱい。2006/03/14(火) 05:36:44
CPUにまだエラッタがあるんじゃねーの
0166名無しさん＠お腹いっぱい。2006/03/14(火) 20:36:25
やっぱり、「最大の敵はPower」じゃないのかな？
0167名無しさん＠お腹いっぱい。2006/03/15(水) 00:08:38
Intel が Pen-M 系でつまずいたらそうなる。Intel は最近のどんくささからいくと
Pen-M 系でもつまずく可能性は大。それに引き換え、POWER には弱点がない。やぱつおい。
0168名無しさん＠お腹いっぱい。2006/03/15(水) 12:29:45
というか、IBMはもともとIntelなんてめじゃないだろう？
Sun v.s. Intelはあっても、IBMは余裕。
Xeon, Opteronを使っても、一番はPowerという絶対の自信。
Cellのブレードサーバもあるし。
0169名無しさん＠お腹いっぱい。2006/03/15(水) 12:39:12
一番はメインフレームじゃないの
0170名無しさん＠お腹いっぱい。2006/03/15(水) 13:43:25
今全部 POWER だつーの。zSeries も。
0171名無しさん＠お腹いっぱい。2006/03/15(水) 16:50:54
IBM の z は POWER で、NEC の ACOS は Itanium になったわけだが、
富士通の汎用機起源 SPARC64 は、やっぱ GS（だっけ?）への搭載をにらんだ作りに
なってるのかな?
0172名無しさん＠お腹いっぱい。2006/03/15(水) 19:09:19
自意識過剰なSun厨大杉。
0173名無しさん＠お腹いっぱい。2006/03/15(水) 21:07:00
>>172

IBM厨の間違いだろう？
0174名無しさん＠お腹いっぱい。2006/03/15(水) 22:14:49
>>171
Powerなのは、旧AS/400のiSeries
zSeriesは、今も独自CISC
0175名無しさん＠お腹いっぱい。2006/03/15(水) 22:25:31
だよねぇ
0176名無しさん＠お腹いっぱい。2006/03/16(木) 14:02:42
そうなのか。>>170 は撤回。失礼すた。
0177名無しさん＠お腹いっぱい。2006/03/16(木) 21:27:08
次のインテルのプロセッサはかなり高性能らしいじゃん。
AMDは4年ぶりにまた暗黒時代に突入ですか。
0178名無しさん＠お腹いっぱい。2006/03/16(木) 22:43:08
AMD64でインテルのメンツを潰したから、ヤバいな。
0179名無しさん＠お腹いっぱい。2006/03/16(木) 23:11:58
ヒータとしての性能がすごくても… ねえ?
0180名無しさん＠お腹いっぱい。2006/03/16(木) 23:21:15
いや焜炉だし
0181名無しさん＠お腹いっぱい。2006/03/19(日) 02:02:22
montecito, montvalは出る前から終わってる。
こうなったらtukiwlaでHyperTransportの真似ごとして挽回するしか
ないというのがIntelの本うわなにするｎ....
0182名無しさん＠お腹いっぱい。2006/03/19(日) 02:45:27
Xeon LV (Sossaman) ってそこそこの性能の割には低消費電力で、なかなかやるじゃん、って
思ってたら、なななななんとと、32bit なのね。こんなもん出さなあかんちゅうのは、
やっぱ相当追い詰められてるで。終わるかもね。32bit って、ああた、いまどきサーバー用で 32bit...
0183名無しさん＠お腹いっぱい。2006/03/19(日) 03:11:30
ノートPC用のCPUを使った高密度サーバ向けでしょ?
0184名無しさん＠お腹いっぱい。2006/03/19(日) 03:16:19
IntelとしてはXeon DP Low-Power Platform用の製品でカテゴリ違いということになるんだろうけど
やっつけ仕事に見えるよね…
0185名無しさん＠お腹いっぱい。2006/03/19(日) 13:06:08
32bitでもとりあえず大抵のニーズには合うんじゃないの。
そのうち64bit版が出てくるだろうし。
0186名無しさん＠お腹いっぱい。2006/03/19(日) 13:44:07
Woodcrestが本命だけどBensleyプラットフォームに変更され
メモリもFB-DIMMに、チップセットがBlackfordに変更になるようだしね
SossamanはLindenhurstのままでいけたけど
0187名無しさん＠お腹いっぱい2006/03/19(日) 21:03:32
>>182
俺も最初はそうおもったが、まだまだEM64Tが必須の64bitアプリなんて無い
のだから32bitcpuで十分。EM64T用の solarisだってlinuxだって一部のヲタ
が騒いでいるだけにすぎない。商売には関係なし。もっともwindows vista
がでるタイミングでこんなことをするのだから、intelにはEM64Tからふたたび
IA64の路線に切り替える重大決意があるのかもしれないが。
0188名無しさん＠お腹いっぱい。2006/03/19(日) 21:18:51
単にコアの開発が遅れただけだっての
0189名無しさん＠お腹いっぱい。2006/03/19(日) 23:17:46
CPUコアの開発には何年もかかるから、
AMD64対抗で開発していたものをお蔵入りにしてAMD64を採用する
という決定を下してからも、
続々と日の目をみなかった64ビット拡張を積みつつ、それを無効にしたCPUが登場するわけですよ。

Pentium4が素早く対応したので、簡単に見えるけど、そんなことはない。
あれは、AMD64命令を内部命令に変換する部分だけを変更したもので、
AMD64命令を実行できるというだけであって、パフォーマンスは悪い。
0190名無しさん＠お腹いっぱい。2006/03/20(月) 00:54:31
>>187
> EM64T用の solarisだってlinuxだって一部のヲタが騒いでいるだけにすぎない。商売には関係なし。

これは聞き捨てならないな。
64bitのSPARC/Solarisからの移行はAMD64/Linuxが出てやっと現実になった。
いまさら32bitなんてメモリ空間の制限厳しすぎて使ってらんねーよ。
0191名無しさん＠お腹いっぱい。2006/03/20(月) 04:40:03
フローティングのレジスタが増えているのもAMD64/EM64Tの大きなメリットだよ。
メモリが小さい場合でもAMD64/EM64Tの恩恵がある。
0192名無しさん＠お腹いっぱい。2006/03/20(月) 08:40:59
いやいや、そんなことよりなによりも、メモリの搭載量がじきに天井到達でっせ。
4GB 超はまたセグメントみたいなことやらないといかんのだから。
0193名無しさん＠お腹いっぱい。2006/03/20(月) 08:41:43
>>187
> がでるタイミングでこんなことをするのだから、intelにはEM64Tからふたたび
> IA64の路線に切り替える重大決意があるのかもしれないが。
ひどい飛躍と妄想。
0194名無しさん＠お腹いっぱい。2006/03/20(月) 17:58:22
SPARCからAMD64にポーティングするのって楽だよね。
うちも手元で開発→本番機(SPARC)って流れがずいぶんやりやすくなったよ。

0195名無しさん＠お腹いっぱい。2006/03/20(月) 21:36:46
>>192
ど素人さん、おぷてろんの物理アドレスのビット数を知ってる？
>> 4GB 超はまたセグメントみたいなことやらないといかんのだから。
0196名無しさん＠お腹いっぱい。2006/03/20(月) 22:01:15
xeon lv機は、メモリを12GBしか積めない方
32bitで十分だろ
ところで、yonahってPAE(32bitでメモリ32GBまで拡張)
ついてたんだな、以外
0197名無しさん＠お腹いっぱい。2006/03/20(月) 22:12:24
Itanium2は44bit-16TBですが何か。
0198名無しさん＠お腹いっぱい。2006/03/20(月) 23:05:15
>>197
呼んでない。
0199名無しさん＠お腹いっぱい。2006/03/21(火) 02:31:20
いまどきPAEがないx86ってあるの？
0200名無しさん＠お腹いっぱい。2006/03/21(火) 10:57:54
企業や大学だと64bit鯖が無いと話にならんが、お宅のDesktopマシンはまだ32bitで十分だよな。
0201名無しさん＠お腹いっぱい。2006/03/21(火) 15:01:42
> 企業や大学だと64bit鯖が無いと話にならんが、
んなこたーない
0202名無しさん＠お腹いっぱい。2006/03/21(火) 16:03:22
数値計算するのに32bitプロセッサと64bitプロセッサで精度違わないの？
どなたか、

IA32
IA64
AMD64==EM64T
SPARC V9

のlong doubleの精度教えてください。
0203名無しさん＠お腹いっぱい。2006/03/21(火) 16:07:04
>>202
お前は基本的なところを勉強してから出直したほうがいい
0204名無しさん＠お腹いっぱい。2006/03/21(火) 20:37:46
IA-32は、積和算命令を持たないから
積和算命令を持つRISCと、誤差が変わるな
ちなみに、同じIA-32同士でも、xeonとopteronじゃ
精度が違う
グラフィックスだと同じアプリでも、xeonとopteronじゃ微妙に
色が違ったりするそうだ
0205名無しさん＠お腹いっぱい。2006/03/21(火) 22:54:22
>>202
IA32とSPARCの比較ならここにあるけど。
ttp://jp.sun.com/products/software/solaris/wp/Solaris_x86/chap3.html

x86(IA32)が12bytes = 96bit
SPARCが16bytes = 128bit
0206名無しさん＠お腹いっぱい。2006/03/22(水) 01:06:04
96bitってｗ
x87の拡張倍精度の80bitに
16bitパディングして、32bitアラインしてるのかな？
0207名無しさん＠お腹いっぱい。2006/03/22(水) 01:10:56
PAEあっても、1プロセスあたりが使えるメモリの量は変わらないよね?

AMD64では、long doubleは16byte。
Solaris x64って、64bitバイナリでもFPUを普通に使えるんですかね?
SSE2って64bitしか使えないと思うんだけど、
どうやって拡張精度(80から128bit)を実現するのかな。
■ このスレッドは過去ログ倉庫に格納されています